特許
J-GLOBAL ID：200903090800044264
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-042933
公開番号（公開出願番号）：特開平5-243482
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 メモリセルを備えた半導体集積回路に関し,チップ専有面積の増大をともなわずに集積度の向上および内部配線の線幅の増大ならびにレイアウトの自由度を高めることを目的とする。【構成】 メモリセルと周辺回路のように, 互いに異なる機能を有する回路ブロックを別々のチップに形成し, これらチップを積み重ねたのち相互接続して所望の半導体集積回路を形成する。その結果,低抵抗で高信頼性の内部配線を形成可能となる。
請求項（抜粋）：
第1の半導体集積回路が形成され且つ該第1の半導体集積回路の入出力端に接続された複数の電極が表出する表面を有する第1のチップと,第2の半導体集積回路が形成され且つ該第1のチップより小面積であるチップであって,該第2の半導体集積回路の入出力端に接続されるとともに各々が該第1のチップ表面における該複数の電極と面対称の関係に配置された複数の電極が表出した表面を有し且つ該表面が該第1のチップの表面に対向するようにして該第1のチップ上に配置された第2のチップと,該第1のチップ表面における該複数の電極と該第2のチップ表面における該複数の電極とを互いに接続するための接続手段とを備えたことを特徴とする半導体集積回路。
IPC (4件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 23/50
