特許
J-GLOBAL ID：200903090825363062
位相同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-083801
公開番号（公開出願番号）：特開平5-284152
出願日： 1992年04月06日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】多種の情報速度に対応できる速度変換回路とラッチ回路に用いられる位相同期回路で入力する任意の情報速度に同期した速度変換クロック、及び速度変換後のサンプリング・クロックを1つの位相同期回路で生成する。【構成】入力する任意の情報速度変換入力データ信号に同期した任意の変換比率に速度変換する速度変換回路2とラッチ回路5とに用いる位相同期回路において、速度変換サンプル数のほぼ中心周波数で発振する電圧制御発振器8と、この発振周波数を分周する外部設定可能な第1の分周器12と、サンプリング・クロックを生成する外部設定可能な第2の分周器7と、位相比較周波数に分周する外部設定可能な第3の分周器13と、変換比率に応じて分周比設定可能なブロック・パルス生成器14と、位相比較器と、ループフィルタの帯域を制御電圧で変換できる電圧制御フィルタ9とを備えている。
請求項（抜粋）：
入力する任意の情報速度変換入力データ信号f1Hzに同期した任意の変換比率β/αに速度変換する速度変換回路とラッチ回路とに用いる位相同期回路において、前記速度変換回路に用いられるクロック信号(β/α)・f1Hzとサンプル数2N のサンプル・クロック2(N-1) ・f1・R/2・α/β(ただし、Nは正の整数でサンプル数=2N に対応し、RはBPSK変調ではR=2,QPSK変調ではR=1)を得るための(A・S・α)・f1/βHz(A,Sは後述する分周比)の中心周波数で発振する電圧制御発振器8と、この発振周波数を2・2(N-1) ・f1・R/2・α/β分周に設定可能な1/A分周する分周器7と、サンプル数2N のサンプリング・クロックに設定可能な1/S分周する分周器7と、f1/βの位相比較周波数に設定可能な1/α分周する分周器13と、変換比較β/αに応じて分周比1/βに設定可能なブロック・パルス生成器14と、位相比較器6と、ループフィルタの帯域を制御電圧で変換できる電圧制御フィルタ9とを備えていることを特徴とする位相同期回路。
IPC (2件)：
FI (2件)：
H04L 7/02 B
, H03L 7/10 C
