差動演算増幅器

発明者：
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平4-077805
公開番号（公開出願番号）：特開平5-283952
出願日： 1992年03月31日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】全差動演算増幅器の差動出力範囲を広くすると共に、同相雑音を低減することを目的とする。【構成】全差動増幅器は、その差動出力を夫々入力する2個のバッファ回路17-20,25-28と、両バッファ回路の出力を分圧して中点電位を検出する分圧回路R1,R2と、中点電位と基準電圧VRの差分を増幅して全差動演算増幅器の電流源トランジスタ10、11のゲートに帰還する帰還回路12-16,21-24を有する。各バッファ回路17-20,25-28は、CMOSインバータ17、25、20、28とCMOSインバータの負荷となるダイオード接続されたMOSトランジスタ18、26、19、27から構成される。

請求項（抜粋）：

差動増幅回路と、前記差動増幅回路の差動出力を入力する2個のバッファ回路と、前記2個のバッファ回路の出力を分圧して中点電位を出力する分圧回路と、前記分圧回路の出力と基準電圧の差分を増幅し、前記差動増幅回路の電流源トランジスタのゲートに帰還する回路を備え、前記2個のバッファ回路は、夫々、ソースを第1の電源に接続し、ゲートを前記差動増幅回路の対応する差動出力端に接続し、ドレインを前記分圧回路に接続した第1のpチャネルトランジスタと、ソースを第2の電源に接続し、ゲートを前記対応する差動出力端に接続し、ドレインを前記分圧回路に接続した第1のnチャネルトランジスタと、ゲートとドレインを前記分圧回路に接続し、ソースを前記第1の電源に接続した第2のpチャネルトランジスタと、ゲートとドレインを前記分圧回路に接続し、ソースを前記第2の電源に接続した第2のnチャネルトランジスタにより構成されることを特徴とする差動演算増幅器。

引用特許：

審査官引用 (3件)

特開昭61-251216
特開昭60-116212
特開昭60-165111

前のページに戻る