特許

J-GLOBAL ID：200903090854368316

半導体装置の製造方法

発明者： 小林 正樹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-262367
公開番号（公開出願番号）：特開平8-124942
出願日： 1994年10月26日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 化合物半導体装置の製造における電極のRIE加工工程を改良する。【構成】 化合物半導体基板上のソース・ドレイン電極形成予定域上およびゲート電極形成予定域上に選択的に第一の絶縁膜16を形成しO2 を含む雰囲気中にて500°C以上の熱処理を施し基板に化合物半導体の酸化膜4を形成したのち、ゲート電極形成予定域上の第一の絶縁膜の側方に第二の絶縁膜11を形成し、化合物半導体基板にイオン注入とアニールを施したのち、ゲート電極形成予定域上の第一の絶縁膜およびこの側方の第二の絶縁膜を除去し、ソース・ドレイン電極形成予定域にソース電極5、ドレイン電極7を形成し、ゲート電極形成予定域にゲート電極6を形成する半導体装置の製造方法。

請求項（抜粋）：

化合物半導体基板上の、前記化合物半導体基板とオーミック接合をなすソース・ドレイン電極形成予定域上およびショットキ接合をなすゲート電極形成予定域上に選択的に第一の絶縁膜を形成する工程と、前記化合物半導体基板に少なくともO2 を含む雰囲気中にて500°C以上の熱処理を施し基板に化合物半導体の酸化膜を形成する工程と、前記ソース・ドレイン電極形成予定域上の第一の絶縁膜を除去し、前記化合物半導体基板上に第二の絶縁膜を形成する工程と、ドライエッチングを施して前記第一の絶縁膜の側方にのみ前記第二の絶縁膜を形成し、化合物半導体基板にイオン注入とアニールを施す工程と、前記ゲート電極形成予定域上の第一の絶縁膜およびこの側方の第二の絶縁膜を除去し前記ソース・ドレイン電極形成予定域にソース・ドレイン電極を形成する工程と、ゲート電極材料を被着し選択的にドライエッチングを施してゲート電極を形成する工程と、を含む半導体装置の製造方法。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 F ,  H01L 29/80 B