特許

J-GLOBAL ID：200903090865579386

マルチプロセッサ処理装置

発明者： 長坂 文夫
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-209207
公開番号（公開出願番号）：特開平6-060047
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 並列記述言語処理系において、読み取り参照しか行なわない共有変数の複写を、並列実行単位の実行されるプロセッサのローカルメモリに配置することで、変数アクセス時の通信発生度数を減らし、処理速度の改善を図る。【構成】 中間言語記述を生成する並列記述言語コンパイラと、中間言語インタープリタによって構成されるマルチプロセッサ並列処理装置において、共有変数へのアクセスを行なう複数の中間言語インタープリタの内、共有変数の読み取り参照だけを行なう中間言語インタープリタについては、共有変数値の複写を局所メモリ領域に予め配置し、共有変数値の複写を参照する構成とし、一方、共有変数の書き換えを行なう中間言語インタープリタについては、注目する共有変数の実体の書き換えと同時に、該共有変数の値の複写を保持する中間言語インタープリタを検出し、該共有変数の値の複写も書き換える通信を行なう構成を持つ。

請求項（抜粋）：

仮想された機械語(以下中間言語)により記述されたオブジェクトコードを生成するコンパイラ(a)と、このコンパイラの出力した中間言語を実行するインタープリタ(b)を実装した複数個のプロセッサユニットが、共有メモリまたは通信経路で接続されたマルチプロセッサ処理装置であって、コンパイラについては、a-1)ソースコード内で記述された処理手続きにおいて、読み取り参照のみが行われる共有変数を検出する構文解析処理と、a-2)並列実行が行われる各処理手続き中で、読み取り参照のみが行われる共有変数の情報を記録した表構造のデータを、実行コードである中間言語記述からなるオブジェクトファイルに付加する手段とを有し、インタープリタについては、b-1)実行コードに付加された読み取り参照のみが行われる共有変数の情報を記録した表構造のデータを参照し、処理単位の並列実行時に、この処理単位の配置されるプロセッサのローカルメモリに前記共有変数の複写を配置するデータ通信手段と、b-2)並列実行される個々の処理単位について共有変数の書き換えを行う場合、他プロセッサのローカルメモリに配置された該共有変数の複写についても書き換える命令語通信手段と、を有し読み取りの際は、ローカルメモリに置かれた共有変数の値を参照することで共有変数アクセスに関するプロセッサ間の通信頻度を減少させる構成とした事を特徴とするマルチプロセッサ処理装置。

IPC (2件)：

G06F 15/16 430 ,  G06F 9/45

引用特許：

審査官引用 (4件)

• 特開平2-132525
  
• 特開平3-052033
  
• 特開平2-304666
  
• 特開平4-004498