特許

J-GLOBAL ID：200903090867253674

記憶装置および画像データ処理装置

発明者： 志野 俊明
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-318133
公開番号（公開出願番号）：特開2000-148578
出願日： 1998年11月09日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 FIFO回路の入力制御を簡単にできる記憶装置および画像データ処理装置を提供する。【解決手段】 読み出し要求を受けたとき、1回の前記読み出し要求によって読み出しを行う有効な画素データのデータ量が相互に異なる複数のフォーマットの画像データを記憶可能なDRAMと、DRAMから読み出された前記有効な画素データを入力して記憶するFIFO回路4103 と、FIFO回路4103 の記憶領域に所定量の空き領域が生じたときに、前記読み出し要求によっDRAMからFIFO回路4103 に出力された全ての前記有効な画素データが前記空き領域に書き込まれるように、前記フォーマットに応じた回数の読み出し要求を発生するアドレス生成部430とを有する。

請求項（抜粋）：

1回の出力要求に応じて出力するデータのデータ量が相互に異なる複数のフォーマットのうち一のフォーマットのデータを出力するデータ出力回路と、前記データ出力回路から出力されたデータを入力して記憶する記憶回路と、前記記憶回路の記憶領域に所定量の空き領域が生じたときに、前記出力要求に応じて前記データ出力回路から前記記憶回路に出力された全ての前記データが前記空き領域に書き込まれるように、前記フォーマットに応じた回数の前記出力要求を前記データ出力回路に出力する制御回路とを有する記憶装置。

IPC (5件)：

G06F 12/00 594 ,  G06F 12/00 580 ,  G06F 3/06 301 ,  G06F 5/06 311 ,  G06T 11/00

FI (5件)：

G06F 12/00 594 ,  G06F 12/00 580 ,  G06F 3/06 301 J ,  G06F 5/06 311 ,  G06F 15/72 350

Fターム (15件)：

5B060AC07 ,  5B060AC13 ,  5B060CD07 ,  5B060GA01 ,  5B065BA10 ,  5B065CA50 ,  5B065CC03 ,  5B065CC08 ,  5B065CE30 ,  5B065CS02 ,  5B080AA13 ,  5B080CA05 ,  5B080CA08 ,  5B080GA02 ,  5B080GA22

引用特許：

審査官引用 (2件)

• 特開平3-223973
  
• 特開昭61-283952