特許

J-GLOBAL ID：200903090892294881

半導体集積回路

発明者： 田口 眞男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-178436
公開番号（公開出願番号）：特開平6-029825
出願日： 1992年07月06日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】回路構成を工夫することにより、CTT、TTLおよびGTLの何れにも使用できるコンパチビリティに優れた出力回路を具備する半導体集積回路の提供を目的とする。【構成】高電位側電源と低電位側電源との間に直列接続されたPMOSトランジスタおよびNMOSトランジスタと、前記両トランジスタの接続点から引き出された出力端子と、前記PMOSトランジスタとNMOSトランジスタを、出力すべき信号の論理に従ってプッシュプル動作させる第1の手段と、所定のレベル指定信号に応答して前記PMOSトランジスタをカットオフさせる第2の手段と、を備えたことを特徴とする。

請求項（抜粋）：

高電位側電源(VCC)と低電位側電源(VSS)との間に直列接続されたPMOSトランジスタ(55または57)およびNMOSトランジスタ(56または58)と、前記両トランジスタの接続点から引き出された出力端子(61)と、前記PMOSトランジスタとNMOSトランジスタを、出力すべき信号の論理に従ってプッシュプル動作させる第1の手段(41、42、43、45、46、47、53および54)と、所定のレベル指定信号(GTL)に応答して前記PMOSトランジスタをカットオフさせる第2の手段(46および47)と、を備える出力回路を具備することを特徴とする半導体集積回路。

引用特許：

審査官引用 (1件)

• 特開平2-233018