特許
J-GLOBAL ID：200903090899032351
パケットデータスイッチ
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-097035
公開番号（公開出願番号）：特開2001-036582
出願日： 2000年03月31日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】 パケットデータスイッチのスループット性能を拡大する。【解決手段】 パケットデータスイッチは一時的にパケットを共有バッファメモリに記憶し、同一のあて先のパケットを含むバッファの記憶位置をリンクして検索用シーケンスを形成し、パケットを任意の入力ポートから指示された出力ポートに受信時と同一の順序で送信する。プロセッサはシーケンスのヘッド及びテイルの記憶位置へのポインタを保持する。同一のあて先のパケットを含むメモリバッファのシーケンスは選ばれた基準に基づいてもよい。読出し/書込みメモリアクセスを減らすため小さなキャッシュをバッファの記憶位置をリンクするデータの記憶に用いる。プロセッサ、共有バッファメモリ及びキャッシュは単一のICである。可能ならバッファの記憶位置に記憶されているパケットデータを読み出し、単一のメモリアクセスで新しいパケットデータを同一の位置に書込む。
請求項（抜粋）：
複数の出力ポートと、複数のデータパケットを受信するように構成された複数の入力ポートとを備え、それぞれのパケットは各出力ポートに関連付けられたあて先アドレスを含み、メモリと、受信した複数のパケットを上記メモリに選択的に記憶し、上記メモリに記憶されているパケットを検索し、それらを指示された出力ポートに送信するプロセッサとを備え、各出力ポートあての複数のパケットを含むメモリの記憶位置は、上記複数のパケットがそこで上記メモリから検索されるシーケンスを形成するように互いにリンクされ、記憶された別のパケットが上記各シーケンスですでに記憶された任意のパケットと同一の入力ポートにおいて受信されないときに、同一の各出力ポートあての上記記憶された別のパケットの上記メモリの記憶位置は、上記各シーケンスの始めにおいて付加されるパケットデータスイッチ。
IPC (2件)：
FI (3件)：
H04L 11/20 102 Z
, H04L 11/00 310 D
, H04L 11/20 102 B
