特許

J-GLOBAL ID：200903090900107387

半導体装置およびその製造方法

発明者： 青木 孝明 ,  戸松 裕 ,  黒柳 晃 ,  鈴木 幹昌 ,  曽我 肇
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-010154
公開番号（公開出願番号）：特開2001-196587
出願日： 2000年01月14日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】 トレンチの内壁に酸化膜と窒化膜と酸化膜の積層膜でゲート絶縁膜を形成して高い耐圧を得るとともに、トレンチの上部および底部での電界集中を緩和して、その部分での耐圧低下を防止する。【解決手段】 トレンチゲート構造を持つトランジスタにおいて、トレンチ6の内壁に形成されるゲート絶縁膜を、トレンチ6の側壁部では酸化膜7aと窒化膜7bと酸化膜7cの積層膜で形成し、トレンチ6の上部、底部では厚い酸化膜7d、7eで形成するようにした。

請求項（抜粋）：

半導体基板(5)の一面に形成されたトレンチ(6)の内壁に絶縁膜(7a〜7d)が形成されてなる半導体装置において、前記絶縁膜(7a〜7d)は、前記トレンチ(6)の側壁部では酸化膜(7a)と窒化膜(7b)と酸化膜(7c)の積層膜で形成され、前記トレンチ(6)の底部では酸化膜(7e)のみから形成されており、前記トレンチ(6)の底部に形成された酸化膜(7e)は、前記積層膜より膜厚が大きくなっていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 21/318 ,  H01L 21/336

FI (5件)：

H01L 29/78 652 K ,  H01L 29/78 653 A ,  H01L 29/78 655 A ,  H01L 21/318 M ,  H01L 29/78 658 F

Fターム (12件)：

5F058BA01 ,  5F058BA02 ,  5F058BA09 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BF04 ,  5F058BF55 ,  5F058BF62 ,  5F058BF63 ,  5F058BJ01 ,  5F058BJ10

引用特許：

審査官引用 (2件)

• 特開昭60-115254
  
• 特開昭63-318768