特許

J-GLOBAL ID：200903090959905970

半導体記憶装置

発明者： 中川 健一郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-138560
公開番号（公開出願番号）：特開平10-335493
出願日： 1997年05月28日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 セルサイズを大きくすることなく、また、書き込みや消去の速度を遅くすることなく、より高速な読み出しができるようにする。【解決手段】 フローティングゲート103両脇の半導体基板101には、砒素拡散されたドレイン107およびソース108が形成されている。また、ドレイン107およびソース108の、向かい合って配置している側壁106の間の領域には、砒素濃度を低下させた低濃度不純物領域107a,108aが形成されている。そして、この低濃度不純物領域107a,108a表面には、チタンからなるシリサイド層109が形成されている。

請求項（抜粋）：

第1導電形の半導体基板上にゲート絶縁膜を介して周囲より絶縁されて形成されたフローティングゲートと、前記フローティングゲート上に絶縁膜を介して形成されたコントロールゲートと、前記フローティングゲート両脇の前記半導体基板に形成された第2導電形の不純物が拡散されたソースおよびドレインと、前記半導体基板の前記ソース上に前記フローティングゲート形成位置より離れて形成され、前記ソースより低い不純物濃度の第2導電形の低濃度領域と、前記低濃度領域露出面に形成されたシリサイド層とからメモリセルを構成するようにしたことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434