特許

J-GLOBAL ID：200903090971120678

結合された異質のフィールドプログラマブル・ゲートアレイ論理モジュールのシステムとその形成方法

発明者： ポール ディー.クリバセック ,  ミトラ ナセルバクト ,  マヘシュ エム.メヘンデール ,  マーク ジー.ハーワード ,  ナガラジ ナラシムハ サビスリ ,  ビー.ピー.ビジャヤ サラシー
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-166508
公開番号（公開出願番号）：特開平8-051355
出願日： 1995年06月30日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 異質の論理モジュールを柔軟に結合することにより、優れたFPGA回路密度と性能を持つ効率的な論理機能を実現する。【構成】 柔軟なFPGA論理モジュール回路(10)であって、第1論理回路(12)は第1の複数の入力信号(14)を受け、これに応じて第1論理出力信号(16)を発生する。第2論理回路(32)は第2の複数の入力信号(34)を受け、これに応じて第2論理出力信号(36)を発生する。制御回路(24)は第1論理回路(12)と第2論理回路(32)を結合して広い複数の入力信号(14、34、44、46、48、50、52)を受ける。前記広い複数の入力信号の中から、第1論理回路(12)は第1グループ(14)を受け、第2論理回路(32)は第2グループ(34)を受ける。更に制御回路(24)は第1論理回路(12)と第2論理回路(32)を結合して、広い複数の入力信号から1つの論理出力(62)を作る。

請求項（抜粋）：

柔軟なFPGA論理モジュール回路であって、第1の複数の入力信号を受け、前記第1の複数の入力信号に応じて第1論理出力信号を発生する第1論理回路と、第2の複数のFPGA論理モジュールを有し、第2の複数の入力信号を受け、前記第2の複数の入力信号に応じて第2論理出力信号を発生する第2論理回路と、前記第1論理回路と前記第2論理回路を結合して広い複数の入力信号を受けることにより、前記第1論理回路は前記広い複数の入力信号のうちの第1グループを受け、前記第2論理回路は前記広い複数の入力信号のうちの第2グループを受けるようにし、更に前記第1論理回路と前記第2論理回路を結合して、前記広い複数の入力信号から1つの論理出力信号を作る制御回路と、を備える、柔軟なFPGA論理モジュール回路。

IPC (3件)：

H03K 19/173 101 ,  H01L 21/82 ,  H03K 19/00