特許
J-GLOBAL ID：200903090980042477
アナログ入力回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-097251
公開番号（公開出願番号）：特開平9-284114
出願日： 1996年04月19日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 アナログ入力回路の非選択状態における一つのチャンネルにおいて、入力端子に入力される雑音信号を遮断し、かつ、雑音遮断用MOSトランジスタの占有面積を最小にする事である。【解決手段】 本発明は、入力端子と出力端子との間に、直列に接続された三個の一導電型チャンネルMOSトランジスタと、直列に接続された三個の反対導電型チャンネルMOSトランジスタとが並列に接続され、前記直列に接続された三個の一導電型チャンネルMOSトランジスタ及び反対導電型チャンネルMOSトランジスタの内の真ん中のトランジスタの基板端子に、雑音遮断用の一導電型及び反対導電型チャンネルMOSトランジスタのそれぞれのドレイン端子がそれぞれ接続されている事を特徴とする。
請求項（抜粋）：
アナログ信号が入力される入力端子と、前記入力端子に入力されたアナログ信号を出力する為の出力端子と、前記入力端子と前記出力端子の間に直列に接続された二個以上のPチャンネルMOSトランジスタと、前記直列に接続された全てのPチャンネルMOSトランジスタのゲート端子に接続され、これらのPチャンネルMOSトランジスタをON/OFFするための制御手段と、前記直列に接続された二個以上のPチャンネルMOSトランジスタの中の前記出力端子に接続されているPチャンネルMOSトランジスタを除いた内の少なくとも一つのPチャンネルMOSトランジスタの基板端子に接続され、該PチャンネルMOSトランジスタの基板端子を、前記全てのPチャンネルMOSトランジスタがONのときハイレベル電圧に、前記全てのPチャンネルMOSトランジスタがOFFのときローレベル電圧にバイアスする事により雑音信号を遮断する為の雑音遮断手段と、前記PチャンネルMOSトランジスタの中の基板端子に雑音遮断手段が接続されていない全てのPチャンネルMOSトランジスタの基板端子をハイレベル電圧にバイアスするための電源手段とを有する事を特徴とするアナログ入力回路。
IPC (2件)：
FI (2件)：
H03K 17/687 G
, H01L 27/08
