特許

J-GLOBAL ID：200903090980256620

半導体集積回路装置の故障箇所特定方法

発明者： 渡辺 宏
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-084648
公開番号（公開出願番号）：特開2000-275306
出願日： 1999年03月26日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 特に設計情報が無くてもCMOSロジック回路等における信号配線間の低抵抗ショート及びオープン故障等の物理的異常箇所の特定を行うことを可能とする半導体集積回路装置の故障箇所特定方法を実現する。【解決手段】 定義した異常IDDQ の変化モードと、物理的異常との対応を示す第1の情報テーブルを予め作成し、更に、エミッション解析法(EMS)により、動作テストパターン内の前記IDDQ 異常パターンに対する発光素子の変化と、モデル化した該物理的異常との関係を示す第2の情報テーブルを予め作成し、故障解析の際に、前記各テーブルと実際の前記集積回路から得られる前記異常IDDQ及び前記発光素子の変化を比較することで、物理的異常箇所を特定することを特徴とする半導体集積回路装置の故障箇所特定方法。

請求項（抜粋）：

動作静止状態における電源電流(IDDQ )の異常を示す箇所を有する半導体集積回路装置の故障箇所特定方法において、前記集積回路の動作テストパターンに対する前記異常IDDQ の変化モードを定義し、更に、前記定義した異常IDDQ の変化モードと、物理的異常との対応を示す第1の情報テーブルを予め作成し、更に、エミッション解析法(EMS)により、動作テストパターン内の前記IDDQ 異常パターンに対する発光素子の変化と、モデル化した該物理的異常との関係を示す第2の情報テーブルを予め作成し、故障解析の際に、前記各テーブルと実際の前記集積回路から得られる前記異常IDDQ及び前記発光素子の変化を比較することで、物理的異常箇所を特定することを特徴とする半導体集積回路装置の故障箇所特定方法。

IPC (6件)：

G01R 31/28 ,  G01R 1/06 ,  G01R 31/302 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (7件)：

G01R 31/28 D ,  G01R 1/06 F ,  H01L 21/66 S ,  H01L 21/66 C ,  H01L 21/66 T ,  G01R 31/28 L ,  H01L 27/04 T

Fターム (29件)：

2G011AA01 ,  2G011AA02 ,  2G011AC04 ,  2G011AE03 ,  2G032AA01 ,  2G032AD01 ,  2G032AD08 ,  2G032AE08 ,  2G032AE10 ,  2G032AE12 ,  2G032AF01 ,  2G032AF08 ,  2G032AK04 ,  2G032AL14 ,  4M106AA02 ,  4M106AA07 ,  4M106AB01 ,  4M106BA14 ,  4M106BA20 ,  4M106CA70 ,  4M106DJ18 ,  5F038DT10 ,  5F038DT11 ,  5F038DT16 ,  5F038DT19 ,  5F038EZ20 ,  9A001JJ48 ,  9A001KK37 ,  9A001LL05