特許
J-GLOBAL ID:200903090985320270

3次元半導体集積回路装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 中島 淳 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-287778
公開番号(公開出願番号):特開2001-250913
出願日: 2000年09月21日
公開日(公表日): 2001年09月14日
要約:
【要約】【課題】電気的接続が容易で、変形を生じ難く、作製が容易な3次元半導体集積回路装置とその製造方法を提供する。【解決手段】第3の半導体基板40上に第2の半導体基板30が積層され、第2の半導体基板30上に第1の半導体基板20が積層されている。第2の半導体基板30には表層に第2の集積回路が形成され、第2の半導体基板30の集積回路面側が第1の半導体基板20の集積回路面側に接着されて、第1の半導体基板20の表層に形成された第1の集積回路と第2の集積回路とが電気的に接続されている。また、第2の半導体基板30には一端が第2の集積回路に電気的に接続されかつ他端が裏面から露出された埋め込み配線48が形成され、第3の半導体基板40の表層に形成された第3の集積回路と第2の集積回路とが埋め込み配線48により電気的に接続されている。
請求項(抜粋):
表層に第1の集積回路が形成された第1の半導体基板と、表層に第2の集積回路が形成されると共に、一端が該第2の集積回路に電気的に接続されかつ他端が裏面から露出された埋め込み配線が形成され、第1の集積回路と第2の集積回路とが電気的に接続されるように、集積回路面側が第1の半導体基板の集積回路面側に接着された第2の半導体基板と、表層に第3の集積回路が形成されると共に、該第3の集積回路が前記埋め込み配線の他端に電気的に接続されるように、集積回路面側が前記第2の半導体基板の裏面側に接着された第3の半導体基板と、を備えた3次元半導体集積回路装置。
IPC (2件):
H01L 27/00 301 ,  H01L 21/3205
FI (2件):
H01L 27/00 301 B ,  H01L 21/88 J
Fターム (9件):
5F033HH08 ,  5F033JJ08 ,  5F033MM30 ,  5F033PP15 ,  5F033RR04 ,  5F033SS25 ,  5F033SS27 ,  5F033TT08 ,  5F033VV07
引用特許:
審査官引用 (3件)

前のページに戻る