特許
J-GLOBAL ID：200903090992399729
電荷検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-168771
公開番号（公開出願番号）：特開平7-030100
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】FET特性が劣化することなくセンス容量を小さくすることができる電荷検出回路を提供する。【構成】電荷検出部2と、この電荷検出部2の出力信号を入力する第1のゲ-ト8と第2のゲ-ト9とで構成されるFETを初段に有する出力バッファ回路5と、この出力バッファ回路5の出力を入力して電荷検出部2の出力信号と同相同振幅の信号を第2のゲート9に入力するバッファ回路7とを備えている。
請求項（抜粋）：
電荷検出部と、この電荷検出部の出力信号を入力する第1のゲ-トと第2のゲ-トとで構成されるFETを初段に有する出力バッファ回路と、この出力バッファ回路の出力を入力して前記電荷検出部の出力信号と同相同振幅の信号を前記第2のゲートに入力するバッファ回路とを備えた電荷検出回路。
IPC (3件)：
H01L 29/762
, H01L 21/339
, H04N 5/335
