特許

J-GLOBAL ID：200903091003535542

半導体集積回路

発明者： 栗山 祐忠 ,  和田 知久 ,  村上 修二
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-049899
公開番号（公開出願番号）：特開平7-254709
出願日： 1987年01月10日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】 回路基板上の何れの位置においても、確実,かつ,十分に内部回路を保護することのできる保護回路を備えた半導体集積回路を得る。【構成】 VDDボンディング用電極(3) とGNDボンディング用電極(2) の何れにも電圧を引き抜くことにより内部回路を保護する保護回路8bを、VDDボンディング用電極(3) に近い基板領域と、GNDボンディング用電極(2) に近い基板領域の何れにも設ける。

請求項（抜粋）：

半導体基板に形成され、接地電位とされる接地電位ボンディング用電極、上記半導体基板にこの接地電位ボンディング用電極から離れて形成され、電源電位が印加される電源電位ボンディング用電極、上記半導体基板の上記接地電位ボンディング用電極からの距離が上記電源電位ボンディング用電極からの距離より小さい領域に形成され、入力ノードと上記接地電位ボンディング用電極との間に接続される第1の入力保護用トランジスタと、入力ノードと上記電源電位ボンディング用電極との間に接続される,第2の入力保護用トランジスタとを有し、第1の内部回路を保護する第1の入力保護回路、上記半導体基板の上記接地電位ボンディング用電極からの距離が上記電源電位ボンディング用電極からの距離より遠い領域に形成され、入力ノードと上記接地電位ボンディング用電極との間に接続される第3の入力保護用トランジスタと、入力ノードと上記電源電位ボンディング用電極との間に接続される,第4の入力保護用トランジスタとを有し、第2の内部回路を保護する第2の入力保護回路とを備えたことを特徴とする半導体集積回路。

IPC (10件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H01L 23/522 ,  H01L 23/556 ,  H01L 23/60 ,  H01L 23/62 ,  H01L 21/331 ,  H01L 29/73

FI (6件)：

H01L 29/78 301 K ,  H01L 27/04 H ,  H01L 27/04 A ,  H01L 27/06 101 P ,  H01L 27/06 311 C ,  H01L 29/72