特許
J-GLOBAL ID：200903091017454251
回路基板およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-003418
公開番号（公開出願番号）：特開2001-196741
出願日： 2000年01月12日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】 導体のバリ取り加工を簡略化でき経済性に富んだ大電流回路基板を提供する。【解決手段】 導体の相互間に各導体と接する導電性接着材層、この導電性接着材層と接する導電性薄膜層、導電性薄膜層と接する接着剤層、接着剤層がその両面と接する絶縁層を設け、導体層の最外層に位置する導体の外表面側に導体と接する導電性接着材層、導電性接着材層と接する導電性薄膜層、導電性薄膜層と接する接着剤層、接着剤層と接する絶縁層を設ける。
請求項（抜粋）：
複数の導体層を備える回路基板であって、前記導体層をなす各導体の相互間には各導体のそれぞれと接する導電性接着材層、この導電性接着材層のそれぞれと接する導電性薄膜層、この導電性薄膜層のそれぞれと接する接着剤層、この接着剤層のそれぞれがその両面と接する絶縁層を備え、前記導体層の最外層に位置する導体の外表面側にこの導体と接する導電性接着材層、この導電性接着材層と接する導電性薄膜層、この導電性薄膜層と接する接着剤層、この接着剤層と接する絶縁層を備えていることを特徴とする回路基板。
Fターム (11件)：
5E346AA03
, 5E346CC08
, 5E346CC32
, 5E346CC34
, 5E346CC39
, 5E346DD12
, 5E346DD13
, 5E346EE02
, 5E346EE12
, 5E346EE13
, 5E346HH08
