特許

J-GLOBAL ID：200903091019829171

半導体装置

発明者： 高橋 敏郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-170586
公開番号（公開出願番号）：特開平9-331260
出願日： 1996年06月10日
公開日（公表日）： 1997年12月22日
要約：

【要約】【課題】 エッジトリガ型フリップフロップを含む直並列変換回路の動作を高速化し、そのレイアウト所要面積を縮小する。この結果、直並列変換回路を含む論理集積回路装置等の高速化を図り、その低コスト化を図る。【解決手段】 論理集積回路装置等に含まれる直並列変換回路を、小振幅の入力信号Vinを取り込む差動型入力バッファとしての機能を併せ持ち互いにハイレベルとなる期間がオーバーラップしない例えば2相のクロック信号CK1及びCK2の実質的な論理和信号に従って入力信号Vinを取り込み、入力信号に近い小振幅のまま保持するマスタラッチMLと、マスタラッチMLの出力信号nbを対応する上記クロック信号CK1又はCK2に従って順次交互に取り込む例えば2個のスレーブラッチSL1及びSL2とにより構成するとともに、これらのマスタラッチ及びスレーブラッチを、論理素子の配置位置が対応するパッドに近接すべく制約を受けるI/Oセル配置領域に配置する。

請求項（抜粋）：

マスタラッチと、上記マスタラッチの出力信号を順次交互に取り込む複数のスレーブラッチとを含む直並列変換回路を具備することを特徴とする半導体装置。