特許
J-GLOBAL ID：200903091095848479
集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平8-045940
公開番号（公開出願番号）：特開平8-265115
出願日： 1996年03月04日
公開日（公表日）： 1996年10月11日
要約：
【要約】【課題】 カレントコピアに基づいた、オフセットが小さいコンパレータを有する集積回路を実現する。【解決手段】 集積回路は、入力ノードと、基準ノードと、入力デバイスと、カレントコピアとを有する。入力デバイスは、第1比較サイクル中に基準ノードから基準信号を受信し、第2比較サイクル中に入力ノードから入力信号を受信し、入力信号および基準信号をそれぞれ入力電流および基準電流に変換する。カレントコピアは、第1比較サイクル中に基準電流を蓄積し、第2比較サイクル中に入力電流および蓄積した基準電流から比較信号を生成する。カレントコピアは、第1比較サイクル中に閉じるスイッチと、第2スイッチを閉じたことに応答して第1比較サイクル中に基準電流を蓄積するトランジスタを有する。本発明のコンパレータを用いて改良されたフラッシュコンバータも実現される。
請求項（抜粋）：
入力ノードと、基準ノードと、第1比較サイクル中に基準ノードから基準信号を受信し、第2比較サイクル中に入力ノードから入力信号を受信し、入力信号および基準信号をそれぞれ入力電流および基準電流に変換する入力デバイスと、第1比較サイクル中に基準電流を蓄積し、第2比較サイクル中に入力電流および蓄積した基準電流から比較信号を生成するカレントコピアとからなることを特徴とするコンパレータを有する集積回路。
IPC (2件)：
FI (2件)：
前のページに戻る
