演算増幅回路

発明者：
出願人/特許権者：
代理人 (1件)：西教圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-286112
公開番号（公開出願番号）：特開平9-130171
出願日： 1995年11月02日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】特別な製造プロセスを用いることなく、入力端子に入力される電圧の範囲を広げることができる演算増幅回路を提供する。【解決手段】演算増幅回路21は、第1出力増幅回路24にトランジスタN14,N15を設け、第2出力増幅回路25にトランジスタP24,P25を設けている。第2差動増幅回路23が遮断状態となった場合には、トランジスタP13とトランジスタN14,N15とで出力の駆動が行われる。また、第1差動増幅回路22が遮断状態となった場合には、トランジスタN23とトランジスタP24,P25とで出力の駆動が行われる。したがって、一方の差動増幅回路が遮断されるような電圧が逆相および同相入力端子31,32から与えられた場合であっても出力を行うことができる。

請求項（抜粋）：

信号が入力される第1および第2の入力端子と、nチャネル型の電界効果型トランジスタを差動対とし、一方の電界効果型トランジスタのゲートには前記第1の入力端子が接続され、他方の電界効果型トランジスタのゲートには前記第2の入力端子が接続される第1の差動増幅手段と、pチャネル型の電界効果型トランジスタを差動対とし、一方の電界効果型トランジスタのゲートには前記第1の入力端子が接続され、他方の電界効果型トランジスタのゲートには前記第2の入力端子が接続される第2の差動増幅手段と、前記第1の差動増幅手段の出力がゲートに入力され、ソースには予め定める第1の電位が与えられ、ドレインには第1の負荷素子を介して前記第1の電位よりも低く定められた予め定める第2の電位が与えられるpチャネル型の第1出力用電界効果型トランジスタと、第2の差動増幅手段の出力がゲートに入力され、ソースには前記予め定める第2の電位が与えられ、ドレインには第2の負荷素子を介して前記第1の電位が与えられるnチャネル型の第2出力用電界効果型トランジスタとを含む出力増幅手段と、第1出力用電界効果型トランジスタのドレインと、第2出力用電界効果型トランジスタのドレインとに接続される出力端子とを含んで構成されることを特徴とする演算増幅回路。

IPC (3件)：

H03F 3/45 , H03K 5/02 , H03K 19/0948

FI (3件)：

H03F 3/45 Z , H03K 5/02 A , H03K 19/094 B

引用特許：

審査官引用 (3件)

特開昭64-010709
特開昭60-170308
特開平2-092008

前のページに戻る