特許
J-GLOBAL ID：200903091100038863
デイジタル誤差補正サブレンジング・アナログ-デイジタル変換器
発明者：
出願人/特許権者：
代理人 (1件)：
生沼 徳二
公報種別：公開公報
出願番号（国際出願番号）：特願平3-159546
公開番号（公開出願番号）：特開平5-083134
出願日： 1991年06月04日
公開日（公表日）： 1993年04月02日
要約：
【要約】 (修正有)【目的】高分解能アナログ-ディジタル変換器を実現するための改良された手法を提供する。【構成】多段パイプライン形サブレンジング・アナログ-ディジタル変換器64の変換誤差を補正するための全体的構成は縦続接続された段1,2...Mを含み、各段はアナログ入力信号のレベルより低くそれに最も近い量子化レベルを表わす2進変換信号および次の変換段に印加される残留アナログ信号を発生する。各段からの2進変換信号は変換器構成要素の非理想性を補償するように選択された補償済み2進信号を発生する個別または共通のルックアップ・テーブル30のアドレス指定を行なう。補償済み2進信号は加算されて補正済み出力信号を構成する。変換器の簡単な較正法は最小自乗平均適応アルゴリズムを使用する。このA/D64変換器は構成要素不整合、利得誤差および電圧オフセットのような実際の回路の非理想性に対処し、高レベルの増幅器非直線性を処理する。
請求項（抜粋）：
多段パイプライン形サブレンジング・アナログ-ディジタル変換器において、複数の縦続結合された変換段であって、各段が、アナログ入力信号に応答してアナログ入力信号のレベルより低くそれに最も近い量子化レベルに対応する2進変換信号を発生する第1の手段、上記2進変換信号に応答してアナログ入力信号のレベルより低くそれに最も近い量子化レベルに対応する量子化アナログ信号を発生する第2の手段、上記のアナログ入力信号から量子化アナログ信号を減算することにより次の変換段に印加するための残留アナログ信号を発生する第3の手段、および上記2進変換信号によって選択された補償済み2進信号を発生するルックアップ・テーブルを含んでいる複数の縦続結合された変換段、ならびに上記ルックアップ・テーブルからの上記補償済み2進信号を組合わせて2進出力信号を発生する手段を含むことを特徴とする多段パイプライン形サブレンジング・アナログ-ディジタル変換器。
IPC (3件)：
H03M 1/44
, G06F 3/05 311
, H03M 1/10
