特許

J-GLOBAL ID：200903091111154296

薄膜トランジスタおよびその製造方法

発明者： 安藤 雅徳 ,  金谷 隆裕
出願人/特許権者： 株式会社東芝 ,  東芝電子エンジニアリング株式会社
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094266
公開番号（公開出願番号）：特開平6-310720
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 ゲート絶縁耐圧を向上させる。【構成】 基板上に形成された多結晶シリコンを母材とする薄膜半導体層からなるチャネル部およびソース・ドレイン部と、薄膜半導体層上に形成されたゲート絶縁層と、その上に形成されたゲート電極とからなり、チャネル部を構成する薄膜半導体層の加工端面が、Hを加工端面において隣接する凹部および凸部の高さの差とし、Wを隣接する凹部同士または凸部同士の幅とすると、H/W ≦ 0.05の関係を有する。

請求項（抜粋）：

基板と、この基板上に形成された多結晶シリコンを母材とする薄膜半導体層からなるチャネル部およびソース・ドレイン部と、前記薄膜半導体層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極とを有する薄膜トランジスタにおいて、前記ゲート絶縁層は 4.5 MV/cm以上の絶縁耐力を有することを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/784 ,  H01L 21/336 ,  H01L 21/302

FI (2件)：

H01L 29/78 311 G ,  H01L 29/78 311 Y

引用特許：

審査官引用 (4件)

• 特開昭64-055858
  
• 特開平1-096960
  
• 特開平3-291972
  
• 特開昭53-029672