特許

J-GLOBAL ID：200903091130362770

メモリーセル構造およびメモリーセル構造の操作方法

発明者： シュヴァルツル,ジークフリート ,  ミートハナー,シュテファン
出願人/特許権者： インフィネオン テクノロジーズ アクチエンゲゼルシャフト
代理人 (1件)： 原 謙三 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-522544
公開番号（公開出願番号）：特表2003-532964
出願日： 2000年09月04日
公開日（公表日）： 2003年11月05日
要約：

【要約】メモリーセル構造は、それぞれ2つの磁気抵抗素子を有するメモリーセルを有している。それぞれのメモリーの磁気抵抗素子が、異なる抵抗を有するように磁化されると、メモリーセルに蓄えられた情報は、抵抗器ハーフブリッジ回路において分岐した出力信号がゼロより大きいか、ゼロより小さいかを、抵抗器ハーフブリッジ回路によって判断することで、決定される。

請求項（抜粋）：

メモリーセルを有するメモリーセル構造であって、 各メモリーセルが2つの磁気抵抗素子を有しており、 各メモリーセルでは、磁気抵抗素子が互いに異なる抵抗を有するように磁化されており、 1つのメモリーセルの磁気抵抗素子は、信号線を経由して直列に接続されており、このようにして形成された抵抗器の全体における2つの端部に、同じ大きさであるが反対の極性を有する電圧が接続されているメモリーセル構造。

IPC (6件)：

G11C 11/15 ,  G11C 11/14 ,  H01F 10/16 ,  H01F 10/30 ,  H01L 27/105 ,  H01L 43/08

FI (7件)：

G11C 11/15 ,  G11C 11/14 A ,  G11C 11/14 E ,  H01F 10/16 ,  H01F 10/30 ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (12件)：

5E049AA01 ,  5E049AA04 ,  5E049AA07 ,  5E049AA09 ,  5E049AC05 ,  5E049BA06 ,  5E049CB02 ,  5E049DB12 ,  5F083FZ10 ,  5F083GA11 ,  5F083JA60 ,  5F083ZA21