半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-151415
公開番号（公開出願番号）：特開平11-345946
出願日： 1998年06月01日
公開日（公表日）： 1999年12月14日
要約：

【要約】【課題】メモリセルアレイ領域と周辺領域との間での傾斜が緩やかであり、この部分でのレジストの膜厚が薄くなるのを抑制できる半導体装置を提供する。【解決手段】半導体装置は、シリコン基板11の主表面11a上に形成された複数のキャパシタ32bおよび21aを有するメモリセルブロック4を備える。メモリセルブロック4のキャパシタ21aの端部の外表面はシリコン基板11の主表面11aから第1の高さで延在する上面52aと上面52aに連続してシリコン基板11の主表面11aから第1の高さよりも低い第2の高さで延在する底面21dとを有する。

請求項（抜粋）：

主表面を有する半導体基板と、前記半導体基板の主表面上に形成された複数のキャパシタを有するメモリセルアレイ領域と、前記メモリセルアレイ領域を取囲む周辺領域とを備え、前記周辺領域に隣接する前記メモリセルアレイ領域の前記キャパシタの端部の外表面は、前記半導体基板の主表面から第1の高さで延在する第1の表面と、前記第1の表面に連続して前記半導体基板の主表面から前記第1の高さよりも低い第2の高さで延在する第2の表面とを有する、半導体装置。

IPC (2件)：

H01L 27/108 , H01L 21/8242

FI (2件)：

H01L 27/10 681 F , H01L 27/10 621 B

前のページに戻る