特許
J-GLOBAL ID：200903091168421924
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-277459
公開番号（公開出願番号）：特開平8-139206
出願日： 1994年11月11日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 メモリセルの蓄積電荷量を十分なものとし、フリップフロップへの書込み情報を確実に再生することができ、信頼性が向上された半導体装置およびその製造方法を実現すること。【構成】 容量素子の一方の電極に接地配線15を用い、その配線の直上にもう一方の容量電極16である多結晶シリコン層を設けることにより容量電極の面積をメモリセル上で大きくしている。
請求項（抜粋）：
半導体基板上のメモリセル領域に設けられた駆動MOSトランジスタを備えたフリップフロップ回路と、該フリップフロップ回路の2つの入出力部にそれぞれ設けられたスイッチ素子と、前記フリップフロップ回路の前記駆動MOSトランジスタのドレイン領域に接続された前記メモリセル領域上に設けられる容量素子と、を具備する半導体装置において、前記フリップフロップ回路は、抵抗素子と前記駆動MOSトランジスタからなる2つの直列回路を交差接続することにより構成され、前記メモリセル領域上の容量素子は、前記駆動MOSトランジスタのソース領域に接地電位を供給するための電極である導電層の上に誘電体膜を設け、該誘電体膜上に新たに導電層を形成したものであり、前記抵抗素子の一端は前記接地電位を供給する導電層、前記誘電体膜、前記新たに形成された導電層を貫通する接続孔を介して自己整合的に前記駆動MOSトランジスタのゲート電極に接続されるとともに前記新たに設けられた導電層に接続されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8244
, H01L 27/11
, H01L 29/786
H01L 27/10 381
, H01L 29/78 613 B
