特許
J-GLOBAL ID：200903091186906900
表示装置および表示パネル
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2007-050297
公開番号（公開出願番号）：特開2008-216353
出願日： 2007年02月28日
公開日（公表日）： 2008年09月18日
要約：
【課題】駆動トランジスタ以外のトランジスタについて閾値電圧変動の影響を有効に排除または抑制する。【解決手段】駆動トランジスタを含む複数のトランジスタ、保持キャパシタ、発光素子をそれぞれが有する画素回路3(i,j)が行列状に配置されている画素回路アレイ2Aと、駆動トランジスタを除くトランジスタの制御ノードを、画素回路アレイ2Aの行方向の各配列内で同じトランジスタごとに共通接続する複数の走査線と、複数の走査線により制御されるトランジスタのうち所定トランジスタTrxの制御ノードに所定の走査線SCANLy(i)を介して供給されるパルスの電位を、所定トランジスタTrxの閾値電圧Vthxに応じて補正する電位補正回路5Aと、を備える。【選択図】図11
請求項（抜粋）：
サンプリング・トランジスタおよび駆動トランジスタを含む複数のトランジスタと、前記駆動トランジスタの発光制御ノードに結合し、前記サンプリング・トランジスタを介して入力されるデータ電圧を保持する保持キャパシタと、前記駆動トランジスタと共に駆動電流経路に直列接続されている発光素子と、をそれぞれが有し、前記駆動トランジスタの発光制御ノードの電位に応じた駆動電流で前記発光素子が発光する画素回路が行列状に配置されている画素回路アレイと、
前記複数のトランジスタのうち前記駆動トランジスタを除くトランジスタの制御ノードを、前記画素回路アレイの行方向の各配列内で同じトランジスタごとに共通接続する複数の走査線と、
前記複数の走査線へのパルスの印加を制御する駆動回路と、
前記複数の走査線により制御されるトランジスタのうち所定トランジスタの制御ノードに所定の前記走査線を介して供給されるパルスの電位を、前記所定トランジスタの閾値電圧に応じて補正する電位補正回路と、
を備える表示装置。
IPC (5件)：
G09G 3/30
, G09G 3/20
, H01L 51/50
, H01L 29/786
, H01L 21/336
G09G3/30 J
, G09G3/20 611H
, G09G3/20 624B
, G09G3/20 622C
, G09G3/20 622D
, G09G3/20 612E
, G09G3/20 680G
, H05B33/14 A
, H01L29/78 614
, H01L29/78 627G
3K107AA01
, 3K107BB01
, 3K107CC33
, 3K107EE03
, 3K107HH02
, 3K107HH04
, 3K107HH05
, 5C080AA06
, 5C080DD05
, 5C080EE29
, 5C080FF03
, 5C080FF11
, 5C080HH09
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5F110AA08
, 5F110BB02
, 5F110BB04
, 5F110BB05
, 5F110GG02
, 5F110GG13
, 5F110NN72
, 5F110PP03
, 5F110PP05
, 5F110PP06
