特許

J-GLOBAL ID：200903091192265321

ビデオ処理装置

発明者： 杉野 彰信
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141132
公開番号（公開出願番号）：特開2000-333133
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 アナログビデオのスロー再生時のノイズ除去機能をデジタルビデオの処理系の要素を用いて実現する。【解決手段】 シャフリングメモリ112をデジタル動画データの記録再生時だけでなく、デジタル静止画データの記録再生時と、アナログビデオのスロー再生時にも用いる。シャフリングメモリ112は、データを記録系に流すビデオブロック録画モードと、データを再生系に流すビデオブロック再生モードの2つのモードを切り換えて動作する。アナログスロー再生モードにおいて、ノイズのないアナログ再生データの入力時には、これをシャフリングメモリ112に記憶しておき、ノイズを含むデータ再生データの入力時には、シャフリングメモリ112に記憶したノイズのないアナログ再生データを出力し、スロー再生に用いる。

請求項（抜粋）：

ビデオテープを用いたアナログビデオ再生とデジタルビデオ記録再生を行う記録再生機構部と、前記ビデオテープを用いたデジタルビデオデータの記録再生処理を行うデジタルビデオ処理部と、前記ビデオテープを用いたアナログビデオデータの再生処理を行うアナログビデオ処理部とを有するビデオ処理装置であって、前記デジタルビデオ処理部は、前記デジタルビデオデータの記録時に、デジタルビデオデータのシャフリング処理を行うためのシャフリングメモリと、前記アナログビデオデータのスロー再生時に、前記記録再生機構部の動作に対応して、ノイズを含まないアナログビデオ再生データを前記シャフリングメモリに選択的に取り込み、このシャフリングメモリに取り込んだデータを用いてノイズのないスロー再生を行うメモリ制御手段と、を有することを特徴とするビデオ処理装置。

IPC (4件)：

H04N 5/937 ,  H04N 5/783 ,  H04N 5/907 ,  H04N 5/92

FI (4件)：

H04N 5/93 C ,  H04N 5/783 Z ,  H04N 5/907 B ,  H04N 5/92 H

Fターム (27件)：

5C018NA06 ,  5C052AA01 ,  5C052AA17 ,  5C052AC02 ,  5C052CC09 ,  5C052GA01 ,  5C052GA03 ,  5C052GA04 ,  5C052GA07 ,  5C052GB01 ,  5C052GB04 ,  5C052GC05 ,  5C052GC08 ,  5C052GD09 ,  5C052GE04 ,  5C052GF01 ,  5C053FA07 ,  5C053FA21 ,  5C053FA27 ,  5C053GB21 ,  5C053HA06 ,  5C053HA23 ,  5C053HA33 ,  5C053JA30 ,  5C053KA03 ,  5C053LA01 ,  5C053LA06