特許

J-GLOBAL ID：200903091198127150

電源負荷回路及び半導体記憶装置

発明者： 岩瀬 章弘 ,  関 照夫 ,  篭橋 正春
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-044344
公開番号（公開出願番号）：特開平7-254279
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】相補信号線対に伝達されるデータの振幅を抑えて相補信号の反転時間を短縮する。【構成】電源負荷回路の第1の負荷回路1は、第1のトランジスタT01,T02及び分圧抵抗R1 〜R4 を含む一対の第1の分圧回路3,4により構成される。入力相補信号D01,バーD01をトランジスタT01,T02に印加し、そのレベルに相対した電流に比例した電位を対向するトランジスタT01,T02の制御端子に印加してそれぞれ入力相補信号D01,バーD01のレベルを発生させる。第2の負荷回路2は、第2のトランジスタT03,T04及び分圧抵抗R5 〜R8を含む一対の第2の分圧回路5,6とから構成されている。トランジスタT03,T04はトランジスタT01,T02より駆動能力が高く形成され、トランジスタT03,T04の制御端子を対応するトランジスタT01,T02の制御端子にそれぞれ接続されている。

請求項（抜粋）：

一対の入力相補信号線(DB,バーDB)の入力相補信号(D01,バーD01)を対応する第1のトランジスタ(T01,T02)及び分圧抵抗(R1 〜R4 )を含む一対の第1の分圧回路(3,4)の該第1のトランジスタ(T01,T02)にそれぞれ印加し、印加した入力相補信号(D01,バーD01)のレベルに相対した電流を該第1のトランジスタ(T01,T02)にそれぞれ流し、その流れる電流値に比例した電位を対向する第1のトランジスタ(T01,T02)の制御端子に印加してそれぞれ入力相補信号(D01,バーD01)のレベルを入力相補信号線(DB,バーDB)に発生させる第1の負荷回路(1)と、一対の出力相補信号線(DB1,バーDB1)に対してそれぞれ前記第1のトランジスタ(T01,T02)より駆動能力の高い第2のトランジスタ(T03,T04)及び分圧抵抗(R5 〜R8 )を含む一対の第2の分圧回路(5,6)とからなり、該第2のトランジスタ(T03,T04)の制御端子が対応する第1の分圧回路(3,4)の第1のトランジスタ(T01,T02)の制御端子にそれぞれ接続され、それぞれ対応する第1のトランジスタ(T01,T02)に流れる電流より大きい電流を第2のトランジスタ(T03,T04)にそれぞれ流し、その流れる電流値に比例した電位を出力相補信号(D02,バーD02)として出力相補信号線(DB1,バーDB1)に発生させる第2の負荷回路(2)とを備えたことを特徴とする電源負荷回路。

IPC (4件)：

G11C 11/409 ,  G11C 11/419 ,  G11C 11/413 ,  H03K 5/02

FI (3件)：

G11C 11/34 354 A ,  G11C 11/34 311 ,  G11C 11/34 335 Z

引用特許：

出願人引用 (5件)

• 特開平1-226218
  
• 特開昭59-023920
  
• データセンス回路
  公報種別：公開公報   出願番号：特願平4-048873   出願人：ヒュンダイエレクトロニクスインダストリーズカムパニーリミテッド
• 特開平3-005992
  
• 特開平2-276094
  

審査官引用 (5件)

• データセンス回路
  公報種別：公開公報   出願番号：特願平4-048873   出願人：ヒュンダイエレクトロニクスインダストリーズカムパニーリミテッド
• 特開平1-226218
  
• 特開平3-005992
  
• 特開昭59-023920
  
• 特開平2-276094