特許
J-GLOBAL ID：200903091203240911
歪補償回路
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-207191
公開番号（公開出願番号）：特開平5-030147
出願日： 1991年07月25日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】 歪補償に必要なRAMの容量を削減が可能な歪補償回路を得る。【構成】 標本値の前後のシンボルのシンボル符号、または絶対位相を表す符号、または位相変化量を表す符号、あるいはそれら各符号の組み合わせと、シンボル区間内での標本値の位置を表す符号とを用いて、歪補償に必要なRAMのアドレッシングを行う。【効果】 増幅器の非線形性の補償効果を損なうことなく、歪補償に必要なRAMの容量を大幅に削減することができる歪補償回路が得られる。
請求項（抜粋）：
標本値の前後のシンボルのシンボル符号、およびシンボル区間内での前記標本値の位置を表す符号を用いてアドレッシングされ、前記標本値を増幅器の非線形性を補償するようにあらかじめ歪ませた信号、もしくは前記増幅器の非線形性を補償するための歪補償量の同相成分と直交成分とを出力する書き換え可能なメモリと、前記増幅器の非線形性が補償された信号によって変調された信号を生成して前記増幅器に出力する直交変調器と、前記増幅器の出力の一部を取り出して復調する直交復調器と、前記直交変調器の出力と前記標本値との差を算出する減算回路と、前記減算回路の出力より前記メモリの内容の修正量を算出する修正量発生回路と、前記メモリの出力と前記修正量発生回路の出力との和または差を算出し、それに基づいて前記メモリの内容を適応的に書き換える演算回路とを備えた歪補償回路。
IPC (3件)：
H04L 27/36
, H04B 3/04
, H04L 27/01
H04L 27/00 F
, H04L 27/00 K
