特許
J-GLOBAL ID:200903091203441658
半導体装置および積層型半導体装置並びにこれらの実装構造体
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
高橋 明夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-347859
公開番号(公開出願番号):特開平10-189813
出願日: 1996年12月26日
公開日(公表日): 1998年07月21日
要約:
【要約】【課題】実装する回路基板上の配線設計の自由度を確保し、実装密度の更なる向上をもたらすことができるようにした小型化、多ピン化されたグリッドアレイ状電極配置を持つ半導体装置および積層型半導体装置並びにそれらの実装構造体を提供することにある。【解決手段】本発明は、LSIチップ1に接続され、グリッドアレイ状電極配置を持つ半導体装置10の電極部を構成する基板又はキャリアテープ2に一つのLSI上の電極1-1から導出された複数位置の電極1-2〜1-4を部分的に設ける構成とする。さらにこれら基板2上の電極4、6、5は上下面を貫通する状態で設ける。回路基板7との接続の為の突起状の電極部材3は選択された位置に形成される。積層型半導体装置の場合、一部にLSIチップ上の電極とは電気的に無関係な電極を設けるため、半導体装置上の基板もしくはテープキャリア上の配線を加工により除去することを行う。
請求項(抜粋):
半導体チップと、該半導体チップを搭載した基板もしくはテープキャリアとを有する半導体装置であって、前記半導体チップと電気的に接続された電極を複数前記基板又はキャリアテープ上の半導体チップの周囲に所望の間隔で並設し、前記複数の電極における選択された位置の電極に対して突起状の電極部材を形成することを特徴とする半導体装置。
IPC (4件):
H01L 23/12
, H01L 21/60 311
, H01L 23/50
, H05K 1/18
FI (5件):
H01L 23/12 L
, H01L 21/60 311 W
, H01L 23/50 X
, H05K 1/18 P
, H01L 23/12 F
前のページに戻る