特許

J-GLOBAL ID：200903091234057538

半導体製造装置

発明者： 上田 雅洋
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-047703
公開番号（公開出願番号）：特開2002-252153
出願日： 2001年02月23日
公開日（公表日）： 2002年09月06日
要約：

【要約】【課題】 従来のCVD装置の場合、処理レシピのファイル形式は実行に重点が置かれ、処理レシピの内容を変更する場合の操作性や簡易性に対する配慮がなされておらず、日常の変更の操作が誰でも操作性よく正確にできるように改善することは製造現場において急務であった。【解決手段】 本発明のCVD装置における処理レシピのファイル形式は、成膜時間が実行形式であるバイナリ形式の一括ファイル17ともう一つのテキスト形式の第2のファイル18にテーブル化されており、一括ファイル17と第2のファイル18とはファイル形式変換手段19を介してリンクしている。第2のファイル18の変更を実施するとファイル形式(テキスト/バイナリ)変換手段19を介してリンクしている一括ファイル17も自動的に変更される。

請求項（抜粋）：

半導体ウエハを処理する処理ユニットと、前記処理ユニットを制御する制御ユニットとを有し、前記制御ユニットの記憶部に前記半導体ウエハを処理するための制御パラメータが書き込まれたファイルが記憶されている半導体製造装置において、同一の制御パラメータが異なるファイル形式のファイルに書き込まれており互いにファイル形式変換手段を介してリンクしていることを特徴とする半導体製造装置。

IPC (3件)：

H01L 21/02 ,  C23C 16/52 ,  H01L 21/205

FI (3件)：

H01L 21/02 Z ,  C23C 16/52 ,  H01L 21/205

Fターム (8件)：

4K030CA04 ,  4K030CA12 ,  4K030GA12 ,  4K030JA11 ,  4K030KA41 ,  4K030LA15 ,  5F045GB04 ,  5F045GB16