特許

J-GLOBAL ID：200903091236303285

半導体装置

発明者： 古 屋 浩 美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-068112
公開番号（公開出願番号）：特開2000-269422
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 抵抗素子の特性を劣化させることなく可及的に高品質のキャパシタ絶縁膜を得ることを可能にする。【解決手段】 不純物が添加された多結晶シリコン膜を有する抵抗17と、下部電極5bおよびキャパシタ絶縁膜7aを有するキャパシタと、各々が不純物が添加された多結晶シリコン膜を有するベース電極およびコレクタ電極ならびにエミッタ電極を備えたバイポーラトランジスタと、を備え、前記抵抗の多結晶シリコン膜は前記キャパシタ絶縁膜と同層となる層よりも上の層上に形成され、ベース電極およびコレクタ電極の多結晶シリコン膜は前記抵抗の多結晶シリコン膜と同層となるように形成されたことを特徴とする。

請求項（抜粋）：

不純物が添加された多結晶シリコン膜を有する抵抗と、下部電極およびキャパシタ絶縁膜を有するキャパシタと、各々が不純物が添加された多結晶シリコン膜を有するベース電極およびコレクタ電極ならびにエミッタ電極を備えたバイポーラトランジスタと、を備え、前記抵抗の多結晶シリコン膜は前記キャパシタ絶縁膜と同層となる層よりも上の層上に形成され、前記ベース電極およびコレクタ電極の多結晶シリコン膜は前記抵抗の多結晶シリコン膜と同層となるように形成されたことを特徴とする半導体装置。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 21/8234 ,  H01L 21/8249

FI (5件)：

H01L 27/04 C ,  H01L 27/04 P ,  H01L 27/06 101 U ,  H01L 27/06 102 A ,  H01L 27/06 321 A

Fターム (31件)：

5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038AR09 ,  5F038EZ01 ,  5F038EZ11 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AA00 ,  5F048AC07 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BG13 ,  5F048CA03 ,  5F048CA06 ,  5F048CA13 ,  5F048CA15 ,  5F082AA40 ,  5F082BA05 ,  5F082BC03 ,  5F082BC13 ,  5F082BC15 ,  5F082DA03 ,  5F082DA09 ,  5F082DA10 ,  5F082EA12 ,  5F082EA22