特許

J-GLOBAL ID：200903091255101707

メモリ試験方法・メモリ試験装置

発明者： 小林 信一
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-277908
公開番号（公開出願番号）：特開2002-093193
出願日： 2000年09月13日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】不揮発性メモリの消去試験を短縮するメモリ試験方法及び装置を提案する。【解決手段】不揮発性メモリの各記憶セルの記憶が消去動作によって消去されたか否かを検査する場合に、不良セルアドレスを記憶する不良時発生アドレス格納メモリを2台設け、この2台の不良時発生アドレス格納メモリを交互に用いて消去動作後の不良セルアドレスのみを記憶させ、不良セルアドレスのみをアクセスして消去が完了したか否かを試験する。

請求項（抜粋）：

記憶領域が複数のブロックに分割され、各ブロック内の記憶セルに書き込みを行った後に各ブロック毎に一括消去を実行し、消去が達せられたか否かを各記憶セル毎に検査を行う消去試験を繰り返し、各ブロック内の記憶セルの全てが所定の消去回数の範囲で消去が達せられた場合そのブロックを良、所定の消去回数の範囲で消去が達せられない場合そのブロックを不良と判定するメモリ試験方法において、上記各ブロックの消去試験のステップにおいて、消去が達せられない不良セルアドレスを記憶させ、次回の消去試験時は前回まで消去が達せられない不良セルに対してのみ消去が達せられたか否かを検査することを特徴とするメモリ試験方法。

IPC (4件)：

G11C 29/00 652 ,  G01R 31/28 ,  G11C 17/00 ,  G11C 16/02

FI (5件)：

G11C 29/00 652 ,  G11C 17/00 D ,  G01R 31/28 B ,  G01R 31/28 H ,  G11C 17/00 612 Z

Fターム (17件)：

2G032AA08 ,  2G032AE07 ,  2G032AE08 ,  2G032AE10 ,  2G032AG02 ,  2G032AG07 ,  2G032AH07 ,  2G032AL00 ,  5B003AA05 ,  5B003AB05 ,  5B003AE04 ,  5B025AD08 ,  5B025AE09 ,  5L106AA10 ,  5L106DD23 ,  5L106DD24 ,  5L106EE02

引用特許：

審査官引用 (1件)

• 半導体試験装置及び半導体試験方法
  公報種別：公開公報   出願番号：特願平11-015528   出願人：三菱電機株式会社, 菱電セミコンダクタシステムエンジニアリング株式会社