特許
J-GLOBAL ID：200903091269006022
半導体装置の素子分離方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平7-168301
公開番号（公開出願番号）：特開平7-335743
出願日： 1995年06月08日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 半導体装置の素子分離方法を提供する。【構成】 半導体基板50上にパッド酸化膜52および窒化膜54を形成し、素子分離領域上の窒化膜54を取り除いた後、パッド酸化膜52の一部を食刻して窒化膜54の下部にアンダーカットを形成する。次いで、露出された基板50上に第1酸化膜56を形成し、窒化膜54の側壁に多結晶シリコンスペーサ58を形成した後、結果物を950°C以上の高温で酸化させて活性領域上に形成された窒化膜54の下部の酸化膜にボイドVを形成する。バーズビーク突抜け現象により厚くなったパッド酸化膜52内に意図的にボイドVを形成することにより、従来のLOCOS方法の典型的な問題を解決すると共に安定的な素子分離およびセルの限定が実現できる。
請求項（抜粋）：
半導体基板上にパッド酸化膜および窒化膜を形成する段階と、素子分離領域上の前記窒化膜を取り除く段階と、前記パッド酸化膜の一部を食刻して前記窒化膜の下部にアンダーカットを形成する段階と、露出された前記基板上に第1酸化膜を形成する段階と、前記窒化膜の側壁に多結晶シリコンスペーサを形成する段階と、前記多結晶シリコンスペーサを形成する段階で得られた結果物を選択的に酸化させる選択的酸化工程により、活性領域上に形成された前記窒化膜の下部酸化膜にボイドを形成する段階と、を具備することを特徴とする半導体装置の素子分離方法。
IPC (2件)：
FI (2件)：
H01L 21/76 M
, H01L 21/94 A
