特許

J-GLOBAL ID：200903091308627048

半導体装置およびその製造方法

発明者： 増田 崇臣
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-322634
公開番号（公開出願番号）：特開平10-163476
出願日： 1996年12月03日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 オフセット型高耐圧MOSトランジスタにおいて、耐圧を低下させることなく、オン抵抗を低減できる半導体装置およびその製造方法を提供する。【解決手段】 オフセットドレイン領域5の上部に絶縁膜11および酸化シリコン膜9を介してドレイン電極7を形成することを特徴とする半導体装置およびその製造方法を使用する。

請求項（抜粋）：

半導体基板に設けドレイン領域とソース領域の不純物濃度より低不純物濃度の不純物拡散層からなるオフセットドレイン領域と、オフセットドレイン領域の上部に設ける酸化シリコン膜と、酸化シリコン膜の一方の端部に設けるドレイン領域と、ドレイン領域に接続されたドレイン電極と、酸化シリコン膜の他方の端部に設けるゲート絶縁膜と、ゲート絶縁膜の上部に設けるゲート電極と、ゲート絶縁膜の酸化シリコン膜に対向する端部に設けるソース領域と、ソース領域に接続するソース電極と、ゲート電極と酸化シリコン膜の上部に設ける絶縁膜とを備え、ドレイン電極は、酸化シリコン膜と絶縁膜を介して、オフセットドレイン領域と重なり合うことを特徴とする半導体装置。