特許
J-GLOBAL ID：200903091328063884
薄膜回路およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野▲崎▼ 照夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-284493
公開番号（公開出願番号）：特開平8-124745
出願日： 1994年10月24日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 所定形状の導体層または抵抗体層が形成された薄膜回路において、成膜時の導体層や抵抗体層の断面形状の変化が電気的特性に影響を与えないようにする。【構成】 基板10の上に下地金属膜12が形成され、その上に所定パターンのレジスト層11が形成され、レジスト層11の間に導体層La〜LdおよびLp1がメッキにより形成される。導体層La,Lb,Lcにより薄膜コイル体が形成される。最外部に位置する導体層Ldは隣接する位置に他の導体層が設けられていないため、メッキ工程での内部応力により(イ)の部分に断面形状の太りが生じやすくなる。よって、最外部の導体層Ldを回路には使用せずダミーラインとする。したがって回路を構成する導体層La,Lb,Lcの断面形状が安定し、インダクタンスのばらつきなどが小さくなる。
請求項（抜粋）：
所定厚さの単一または複数の導体層または抵抗体層による回路構成ラインが形成され、前記回路構成ラインと同じ材料により形成され且つ回路を構成しないダミーラインが、前記回路構成ラインの外側端と平行に形成されていることを特徴とする薄膜回路。
IPC (2件)：
前のページに戻る
