特許

J-GLOBAL ID：200903091336964866

半導体装置の製造方法

発明者： 細田 幸男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-206668
公開番号（公開出願番号）：特開平5-047744
出願日： 1991年08月19日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】 半導体集積回路装置のカバー絶縁膜の構造とその製造方法に関し,配線に湿度等の影響を与えることの少ない,信頼性の高いカバー絶縁膜を得ることを目的とする。【構成】 電極配線膜が形成された半導体基板上に,窒化シリコン膜を成膜する製造方法であって,シラン,窒素,アンモニアの三元系プロセスガスを用い,CVD法により該半導体基板上に第1の窒化シリコン膜を被覆し,続いて,アンモニアを含まないシラン,窒素の二元系プロセスガスを用い,CVD法により該半導体基板上に前記第1の窒化シリコン膜の少なくとも2倍以上の厚さの第2の窒化シリコン膜を積層するように構成する。

請求項（抜粋）：

電極配線膜が形成された半導体基板上に,窒化シリコン膜を成膜する製造方法であって,シラン,窒素,アンモニアの三元系プロセスガスを用い,CVD法により該半導体基板上に第1の窒化シリコン膜を被覆し,続いて,アンモニアを含まない,シラン,窒素の二元系プロセスガスを用い,CVD法により前記第1の窒化シリコン膜上に第1の窒化シリコン膜の少なくとも2倍以上の厚さの第2の窒化シリコン膜を積層することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/31 ,  H01L 21/318 ,  H01L 21/90