特許

J-GLOBAL ID：200903091344701408

半導体メモリ装置のキャパシター製造方法

発明者： 沈 相必 ,  尹 宙永 ,  ファン 昌圭 ,  李 正吉 ,  申 哲浩 ,  李 元雨
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 小堀 益
公報種別：公開公報
出願番号（国際出願番号）：特願平5-173192
公開番号（公開出願番号）：特開平6-188384
出願日： 1993年07月13日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】ダブルシリンダー形ストレージ電極を含む高集積半導体メモリのキャパシター製造方法を提供する。【構成】外部シリンダーを形成するための外部蝕刻マスクと内部シリンダーを形成するための内部蝕刻マスクを使用する。半導体基板上に導電性構造物を形成した後、外部シリンダーを形成するための外部蝕刻マスクと内部シリンダーを形成するための内部蝕刻マスクを導電性構造物に形成した後、前記外部蝕刻マスク及び内部蝕刻マスクを利用し前記導電性構造物を異方性蝕刻することによりダブルシリンダー形の第1電極を形成する。【効果】ダブルシリンダー形のストレージ電極が単一導電層により得られるので、自然酸化の影響は避けられる。又、本発明によるストレージ電極は端部が尖っておらず漏洩電流の発生が防げる。

請求項（抜粋）：

半導体基板上に導電性構造物を形成する段階と、前記導電性構造物上に外部シリンダーを形成するための外部蝕刻マスク及び前記導電性構造物上に内部シリンダーを形成するための内部蝕刻マスクを形成する段階と、前記外部蝕刻マスク及び内部蝕刻マスクを使用し前記導電性構造物を異方性蝕刻することにより、ダブルシリンダー形の第1電極を形成する段階と、前記外部蝕刻マスク及び内部蝕刻マスクを取り除く段階と、前記第1電極を被覆する誘電体膜を形成する段階と、前記誘電体膜上に第2電極を形成する段階を具備することを特徴とする半導体メモリ装置のキャパシター製造方法。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

出願人引用 (4件)

• 特開平4-056265
  
• 特開平4-096366
  
• 特開平4-192461
  
• 特開平3-263370
  

審査官引用 (4件)

• 特開平4-056265
  
• 特開平4-096366
  
• 特開平4-192461
  
• 特開平3-263370