特許
J-GLOBAL ID:200903091348980697
半導体装置及びその製造方法、回路基板並びに電子機器
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-044930
公開番号(公開出願番号):特開2003-243605
出願日: 2002年02月21日
公開日(公表日): 2003年08月29日
要約:
【要約】 (修正有)【課題】 外部端子の配置が制限されない、実装性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供する。【解決手段】 半導体装置は、第1の配線パターン12を有する基板10と、基板10に形成されてなる外部端子14と、基板10にフェースダウンボンディングされてなる、第2の配線パターン24を有する第1の半導体チップ20と、第1の半導体チップ20にフェースダウンボンディングされてなる第2の半導体チップ30と、を含む。
請求項(抜粋):
第1の面に第1の配線パターンが形成されてなる基板と、前記基板の第2の面の側に形成されてなり、前記第1の配線パターンと電気的に接続されてなる複数の外部端子と、第2の配線パターンを有し、前記基板の前記第1の面にフェースダウンボンディングされ、前記第1の配線パターンに電気的に接続されてなる第1の半導体チップと、前記第1の半導体チップにおける前記第2の配線パターンが形成された面に、フェースダウンボンディングされ、前記第2の配線パターンに電気的に接続されてなる第2の半導体チップと、を含む半導体装置。
IPC (4件):
H01L 25/065
, H01L 23/12 501
, H01L 25/07
, H01L 25/18
FI (2件):
H01L 23/12 501 B
, H01L 25/08 B
前のページに戻る