特許

J-GLOBAL ID：200903091369599616

シーケンス機能付き任意波形発生器

発明者： 茂呂 利彦
出願人/特許権者： 横河電機株式会社
代理人 (1件)： 小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-017291
公開番号（公開出願番号）：特開平7-225630
出願日： 1994年02月14日
公開日（公表日）： 1995年08月22日
要約：

【要約】【目的】少ないメモリ容量で複数種の波形を連続的に切り換えて出力すると共に、同一波形の繰り返し出力も可能な任意波形発生器を実現する。【構成】DDS方式により任意波形を発生する任意波形発生器において、波形メモリを複数ブロックに分割して各ブロックにはあらかじめ波形データをそれぞれ格納し、加算器を分割ブロックの波形を1サイクル分読み出すごとにキャリー信号が発生するように構成し、各分割ブロックの波形繰り返し出力回数が記憶されたシーケンスメモリと、このシーケンスメモリの波形繰り返し出力回数と前記加算器のキャリー信号および前記クロックに基づき分割ブロック切り替え用の信号を得るシーケンスブロックを具備し、分割ブロックの各波形が順次連続的に出力される共に、各波形はシーケンスメモリに設定された波形繰り返し出力回数に応じて出力されるように構成する。

請求項（抜粋）：

波形データが格納された波形メモリと、加算器とこの加算器の出力をクロックに同期してラッチするラッチ回路を備え前記加算器で周波数設定データとラッチ回路の出力を加算することにより周波数設定データの整数倍の値を前記波形メモリに対するアドレスとして前記ラッチ回路より発生する位相演算器と、前記波形メモリより順次に読み出される波形データをアナログ変換し、そのアナログ信号の高周波成分を除去する手段より成り、任意の波形を発生する任意波形発生器において、前記波形メモリを複数ブロックに分割して各ブロックにはあらかじめ波形データをそれぞれ格納し、前記加算器を、前記分割ブロックの波形を1サイクル分読み出すごとにキャリー信号が発生するように構成し、各分割ブロックの波形繰り返し出力回数が記憶されたシーケンスメモリと、このシーケンスメモリの波形繰り返し出力回数と前記加算器のキャリー信号および前記クロックに基づき分割ブロック切り替え用の信号を得るシーケンスブロックを具備し、分割ブロックの各波形が順次連続的に出力される共に、各波形はシーケンスメモリに設定された波形繰り返し出力回数に応じて出力されるように構成したことを特徴とするシーケンス機能付き任意波形発生器。