特許
J-GLOBAL ID:200903091373868656
FPGA/PLDの信号まわり込みチェック回路
発明者:
出願人/特許権者:
代理人 (1件):
加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平9-235354
公開番号(公開出願番号):特開平11-064465
出願日: 1997年08月15日
公開日(公表日): 1999年03月05日
要約:
【要約】【課題】FPGA/PLD外部とのインタフェース障害を検出可能とする診断回路の提供。【解決手段】診断回路内部を制御するコントローラ部、FPGA/PLD外部のインタフェース部分信号を送出するシグナルジェネレータ部、診断判定を行う障害判定部、プログラム構成回路(プログラムユーザにより構築された回路)との接続を断つゲート制御部、障害通知を行うオンチップ障害通知LED、FPGA/PLDの外部配線情報およびピンアサイン情報を格納するテストパターン生成部とから成り、この診断回路はデバイス製造段階においてデバイスに予め埋め込んでおく。
請求項(抜粋):
FPGA/PLDにおけるデバイス外部の、組み立て時の半田ブリッジや基板作成時のパターンブリッジなどの物理的障害を要因とした信号まわり込みをチェック手段を備えたことを特徴とする診断回路。
IPC (6件):
G01R 31/28
, G06F 11/22 310
, G06F 11/22 330
, H01L 27/04
, H01L 21/822
, H03K 19/00
FI (5件):
G01R 31/28 V
, G06F 11/22 310 M
, G06F 11/22 330 C
, H03K 19/00
, H01L 27/04 T
引用特許:
審査官引用 (5件)
-
半導体装置
公報種別:公開公報
出願番号:特願平4-355627
出願人:新日本製鐵株式会社
-
集積回路
公報種別:公開公報
出願番号:特願平7-237290
出願人:富士通テン株式会社
-
ブリッジ検出方法及びブリッジ検出回路
公報種別:公開公報
出願番号:特願平8-145216
出願人:東洋通信機株式会社
-
特開平1-237472
-
特開昭62-108166
全件表示
前のページに戻る