特許

J-GLOBAL ID：200903091400256056

半導体素子の製造方法および薄膜トランジスタ

発明者： 後藤 康正 ,  中島 充雄 ,  川久 慶人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-203556
公開番号（公開出願番号）：特開平11-054755
出願日： 1997年07月29日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】 極低濃度の不純物ドープを行った多結晶質半導体膜の結晶粒径を均一にし、リーク電流を低減する。【解決手段】 不純物ドープをした第1の半導体膜13とイントリンシックな第2の半導体膜14を積層成膜し、レーザー光によりアニールを行うことにより5×1016〜3×1017cm-3程度の極微量の不純物を含有する多結晶質の半導体膜15を形成する。このような半導体膜は特にバックチャネル結晶性が向上し、TFTに適用すれば特性劣化のない範囲でVthを制御することができ、さらにTFTのオフ電流を低減することができる。

請求項（抜粋）：

少なくとも表面が絶縁性を呈する基板上に、不純物イオンを導入した第1の半導体膜を形成する工程と、前記第1の半導体膜上に、イントリンシックな第2の半導体膜を形成する工程と、前記第1の半導体膜と前記第2の半導体膜とが溶融して前記不純物イオンが溶融層内に実質的に均一に拡散するように前記第1の半導体膜と前記第2の半導体膜とに光を照射する工程とを有することを特徴とする半導体素子の製造方法。

IPC (5件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 49/00

FI (7件)：

H01L 29/78 627 G ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 49/00 ,  H01L 29/78 618 E ,  H01L 29/78 618 F ,  H01L 29/78 627 Z