特許

J-GLOBAL ID：200903091405171431

ECL論理回路

発明者： 入來 重好
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-188503
公開番号（公開出願番号）：特開平5-037349
出願日： 1991年07月29日
公開日（公表日）： 1993年02月12日
要約：

【要約】【構成】複数の容量素子C41〜C46,C51〜C56と、これを切換えあるいは組合せて容量値を可変する容量可変手段である配線B41,B51とからなる可変容量4,5を備える。【効果】ゲートアレイ等のカスタムLSIで使用する場合において、最適値となるよう調整できるので、出力波形の立上りと立下りの波形のバランスをとることにより遅延時間を短縮できる。タイミングのスキューずれを低減することができる。

請求項（抜粋）：

エミッタが共通接続されそれぞれコレクタに負荷抵抗を有する第一および第二のトランジスタからなる電流切換スイッチ回路と、前記第一のトランジスタのコレクタの出力をベースに入力しエミッタから出力する第三のトランジスタからなるエミッタフォロアと、前記エミッタフォロアの能動負荷として第三のトランジスタのエミッタにコレクタが接続された第四のトランジスタと、前記第四のトランジスタのベースに前記第二のトランジスタのコレクタの出力を結合する容量とを備えたECL論理回路において、前記容量はそれぞれ予め定めた容量値の第一,第二の容量素子と、前記第一,第二の容量素子を切換えあるいは組合せて容量値を可変する容量可変手段とを備えることを特徴とするECL論理回路。