特許

J-GLOBAL ID：200903091431705096

MOS半導体装置

発明者： 新井 利浩
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126039
公開番号（公開出願番号）：特開平8-321601
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：

【要約】【目的】第一導電型の半導体基板の表面層に、第二導電型チャネル領域、その内部に高不純物濃度のウェル領域、表面層に第一導電型ソース領域、さらに表面上のMOS構造を備えたFETのセル構造のチャネル領域の角部への電界集中を防ぎ、耐圧を向上させる。【構成】内部にp+ ウェル領域2とnソース領域4とを有するpチャネル領域3をストライプ状とし、その端は連結して、最外周部を除き凸状部をなくする。従来のように凸状部への電界の集中がなくなるので耐圧が向上する。同じ耐圧定格に対し従来より比抵抗の低い結晶が使用でき、オン抵抗が低減できる。

請求項（抜粋）：

第一導電型半導体層の表面層に形成された第二導電型チャネル領域と、そのチャネル領域の表面層に形成された第一導電型ソース領域と、第一導電型ソース領域と第一導電型半導体層の表面露出部とに挟まれた第二導電型チャネル領域の表面上にゲート酸化膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型チャネル領域とに共通に接触するソース電極とを有するものにおいて、第二導電型チャネル領域が最外周部を除いて平面図上でほぼ180度以上の角度で交わる直線およびそれらをつなぐ曲線で構成されていることを特徴とするMOS半導体装置。