特許

J-GLOBAL ID：200903091468041805

回路のパターニング方法

発明者： 沢田 昇龍 ,  境 信一
出願人/特許権者： 日揮株式会社
代理人 (1件)： 須賀 総夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-074247
公開番号（公開出願番号）：特開平8-274448
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】 ハイブリッドICの回路とくに多重層の金属膜で導体を形成したもののパターニングを、微細なパターンを現出できるドライエッチングにより行なうに当り、エッチングガスに耐えない常用の有機系フォトレジストを使用しても実施できるようにする。【構成】 NiまたはNi-Cr合金のような、エッチングガス(SF6ガスやSF6/BCl3混合ガス)には耐えて腐食されず、一方、ウェットエッチングによって容易に溶解除去される金属で導体薄膜層の保護膜を形成する。

請求項（抜粋）：

基板上に導体の回路パターンを形成する方法であって、下記の諸工程からなる回路パターニング方法:I)基板上に導体薄膜層を成膜する工程II)導体薄膜層上に耐ドライエッチング性を有する金属保護膜を成膜する工程III)金属保護膜上に有機系のフォトレジスト剤を塗布し、リソグラフ法によりパターニングを行なってフォトレジスト(ポジ)を形成する工程IV)ウェットエッチングを行なって、フォトレジストで覆われていない部分の金属保護膜を除去する工程V)フォトレジストを除去する工程VI)ドライエッチングを行なって導体薄膜層に回路パターンを与える工程およびVII)ウェットエッチングを行なって金属保護膜を除去し、導体薄膜層の回路パターンをあらわす工程。

IPC (3件)：

H05K 3/06 ,  H05K 3/02 ,  H05K 3/24

FI (4件)：

H05K 3/06 K ,  H05K 3/06 E ,  H05K 3/02 A ,  H05K 3/24 A