特許
J-GLOBAL ID：200903091471570126
電源回路
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-156582
公開番号（公開出願番号）：特開平11-008969
出願日： 1997年06月13日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 電源電圧を降圧しその電圧をロジック回路へ供給する電源回路において、ロジック回路の消費電力を低減することができる。【解決手段】 電源電圧を降圧して得られた電圧を半導体装置の各ロジック回路へ供給する電源回路において、前記電源電圧と基準電圧間に前記電源電圧より低電位の電圧を出力するレギュレータ回路と、前記電源電圧と前記レギュレータ回路の出力間にクロック信号に応じてオン/オフを繰り返して少なくとも縦列した4つのスイッチ手段のうち1列毎に前記縦列スイッチ手段を交互にオン/オフして負荷出力とするハーバ回路と、前記クロック信号のハイ・ローに応じて前記負荷出力に並列に接続された第1のコンデンサと並列接続と直列出力とに交互に接続される第2のコンデンサと、を備えたことを特徴とする。
請求項（抜粋）：
電源電圧を降圧して得られた電圧を半導体装置の各ロジック回路へ供給する電源回路において、第1の電源電圧と前記第1の電源電圧に第2電源電圧を直列に接続した電源電圧をレギュレータ回路にて任意の電圧に降圧した降圧電圧と、第1のクロック信号と第2のクロック信号とを入力とするハーバ回路とを有して構成され、前記ハーバ回路は前記第1のクロック信号に応じて前記第1の電源電圧と接地電圧の間に設けられた複数のコンデンサを直列接続させる第1のスイッチ回路群と、前記複数のコンデンサのうちある特定のコンデンサの一端を前記レギュレータ回路の出力である前記降圧電圧に残りのコンデンサの一端を前記接地電圧に接続し、前記複数のコンデンサの他端を前記ハーバ回路の出力電圧に対しそれぞれ並列接続させる第2のスイッチ回路群とを有し、前記複数のコンデンサが前記第1のクロック信号と前記第2のクロック信号により直列または並列接続を繰り返すことにより所定の電圧を発生させることを特徴とする電源回路。
IPC (2件)：
FI (2件)：
H02M 3/07
, G06F 1/00 330 A
