特許

J-GLOBAL ID：200903091503232112

静電破壊保護回路

発明者： 松川 豊久
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-156889
公開番号（公開出願番号）：特開平7-038059
出願日： 1993年06月28日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 入出力特性の低下又は駆動負荷の増加を抑えながら、ESD保護を行う。【構成】 トランジスタTa 及びTb によって、サイリスタが構成される。電源印加中信号GP及びGNが入力されている時は、トランジスタTs 及びTu によって、前記サイリスタがターンオンし難くなる。前記サイリスタのアノードX1及びカソードX2は、ESD保護対象の入力あるいは出力と、その電源VDDあるいはグランドGNDとの間に接続される。電源未投入時には、サイリスタによって、ESD保護する。又、電源印加中は、サイリスタのターンオンが禁止され、ラッチアップ現象が低減される。

請求項（抜粋）：

半導体回路の入力あるいは出力に設けられ、これら入力あるいは出力へと該半導体回路外部から印加される高電圧から、該半導体回路の内部回路を保護する静電破壊保護回路において、複数のトランジスタによるサイリスタ構造と、外部からの電源印加中信号が入力されている時には、前記サイリスタ構造がターンオンし難くなるようにするターンオン禁止回路とにより構成され、前記サイリスタ構造のアノードとカソードとは、静電破壊保護対象の入力あるいは出力と、前記半導体回路の電源VDDあるいはグランドGNDとの間に接続されていることを特徴とする静電破壊保護回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 29/74

FI (2件)：

H01L 27/04 H ,  H01L 29/74 G

引用特許：

審査官引用 (2件)

• 特開昭61-018315
  
• 特開昭61-018315