特許

J-GLOBAL ID：200903091507172254

半導体記憶装置

発明者： 前田 敏夫 ,  宮沢 一幸
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-244862
公開番号（公開出願番号）：特開平5-062463
出願日： 1991年08月30日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 ダイレクトセンス方式のダイナミックRAMのデ-タ読出し速度の高速化、アドレスによるアクセスバラツキの低減を図ることにある。【構成】 コモンI/O線をリ-ド用とライト用とに分離するとともに、データ線上にシェアードMOSを設け、このシェアードMOSにより読出し時にリ-ド用コモンI/O線以外のセンスアンプ、ライトI/O、プリチャ-ジMOS等をデータ線から分離し、ダイレクトセンス方式により読出した後、上記シェアードMOSをオンさせてセンスアンプでデータ線のレベル差を増幅し、選択されているメモリセルにリライトさせるようにする。【効果】 リ-ド時のデ-タ線容量を低減でき、デ-タ線信号量が増加することにより、高速アクセス、アドレスによるアクセスバラツキの低減の効果がある。更に、チップ面積の増大、コストの増加を伴うことなくメモリの性能、信頼性を高めることができる。

請求項（抜粋）：

各データ線対毎にセンスアンプを備えデータ線対のレベル差を検出するメインアンプがY系スイッチを介して接続可能にされた半導体記憶装置において、コモンI/O線をリ-ド用とライト用とに分離するとともに、データ線上にスイッチMOSFETを設け、このスイッチMOSFETによってデータ読出し時に少なくともセンスアンプをデータ線から分離し、ダイレクトセンス方式により読出した後、上記スイッチMOSFETをオンさせてセンスアンプでデータ線のレベル差を増幅し、選択されているメモリセルに再書込みさせるようにしたことを特徴とした半導体記憶装置。

IPC (3件)：

G11C 11/401 ,  G11C 11/409 ,  H01L 27/108

FI (3件)：

G11C 11/34 362 B ,  G11C 11/34 353 F ,  H01L 27/10 325 V