特許

J-GLOBAL ID：200903091522610144

整数倍算装置

発明者： 前野 一茂
出願人/特許権者： 東洋通信機株式会社
代理人 (1件)： 鈴木 均
公報種別：公開公報
出願番号（国際出願番号）：特願2001-336946
公開番号（公開出願番号）：特開2003-140547
出願日： 2001年11月01日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 楕円曲線上の点の整数倍算を求める時の演算の総計数を更に減らして、ICカードに搭載されたCPUでも演算処理可能な整数倍算装置を提供する。【解決手段】 この構成は、図示しないリーダライタからの電波を受信若しくは、ICカード100からの電波をリーダライタに送信するループアンテナ1と、そのループアンテナ1にデータを搬送波に乗せて変調あるいは、搬送波からのデータを復調する変復調回路2と、データの演算処理を行うCPU3と、演算処理に必要なテーブルや演算結果を格納するRAM(Random Access Memory)4と、CPU3の動作プログラムと演算式等を格納するROM(Read Only Memory)5とから構成される。ここで、CPU3、RAM4、ROM5は主としてビット分解手段とGi取得手段及びti取得手段を構成する。また、RAM4が主としてGi結果記憶手段とt0結果記憶手段を構成する。また、CPU3、ROM5が主として余剰ビット算出手段と余剰ビット判定手段を構成する。

請求項（抜粋）：

楕円曲線上の点P、整数kから整数倍算[k]Pを実現する整数倍算装置において、前記整数kを2進数表現したビット列をaビット単位にb個のブロックに分解した結果、1ビットの余剰ビットが発生した場合、前記整数kをaビット単位にb個のブロックkj[ここで、kj=(ka-1,j,・・・k0,j)2,ただし、ki,j∈{0,1},j=0,1,・・・,(b-1)とする]と最上位ビットに分解するビット分解手段と、前記ブロックkj中の第i位ビットをそれぞれ抽出して、Gi=(ki,b-1,ki,b-2,・・・,ki,0)に基づいて前記aビット分の前記Giを得るGi取得手段と、前記Giの取り得る全てについてに基づいて整数倍算を計算し、その結果を記憶するGi結果記憶手段と、前記整数kの最上位ビットkmaxの整数倍算{[kmax]P=[2ab]P}を事前に算出する余剰ビット算出手段と、を備え、該余剰ビット算出手段と前記Gi結果記憶手段の結果を参照して前記整数倍算[k]Pを、[k]P=[2ab]P+[2a-1Ga-1]P+[2a-2Ga-2]P+・・・+[G0]Pにより算出することを特徴とする整数倍算装置。

IPC (2件)：

G09C 1/00 650 ,  H04L 9/30

FI (2件)：

G09C 1/00 650 A ,  H04L 9/00 663 Z

Fターム (4件)：

5J104AA18 ,  5J104JA23 ,  5J104JA25 ,  5J104NA35