特許

J-GLOBAL ID：200903091538535800

不揮発性半導体記憶装置およびその製造方法

発明者： 斎藤 賢治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-087652
公開番号（公開出願番号）：特開平8-264668
出願日： 1995年03月22日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】 浮遊ゲート形成用のポリシリコン膜のエッチング速度を落とさないようにしながら、消去電流のバラツキを抑えて過剰消去が生じないようにする。【構成】 p型シリコン基板1上に、素子分離酸化膜2とゲート酸化膜3を形成し、その上にノンドープの第1のポリシリコン膜を形成する。第1のポリシリコン膜の全膜厚にイオン注入が行われないエネルギーでリンを注入して高濃度第1のポリシリコン膜4c、低濃度第1のポリシリコン膜4bを形成する。ゲート間酸化膜5と第2のポリシリコン膜6aを形成する〔図2(a)〕。第2のポリシリコン膜6a、ゲート間酸化膜5、第1のポリシリコン膜4c、4bをパターニングして制御ゲート6と浮遊ゲート4を形成する〔図2(b)〕。制御ゲート6の表面にシリコン酸化膜7を形成する〔図2(c)〕。

請求項（抜粋）：

半導体基板の表面領域内に形成された、ソース・ドレイン領域を構成する複数の高不純物濃度の拡散層と、前記半導体基板上にゲート酸化膜を介してマトリックス状に配置された、一部領域が前記拡散層に掛かる多結晶シリコンからなる浮遊ゲートと、前記浮遊ゲートを行方向に連続して覆う複数本の制御ゲートとを備えた不揮発性半導体記憶装置において、前記浮遊ゲートは前記ゲート酸化膜に接する側の不純物濃度が前記制御ゲート側の不純物濃度より低くなされていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (2件)

• 特開昭61-294870
  
• 特開昭57-050476